文献综述
随着社会的不断发展，集成电路几乎渗透到了人们生活工作的各个领域。随着它的功能越来越强大、体积越来越精小、集成度越来越高，其对所用的晶体管的性能提出了越来越苛刻的要求。从使用简单的电子管再到选择MOS晶体管，集成电路发展至今整整跨越了一个多世纪。在前半个世纪中，人们见证了1906年第一个的电子管腾空出世，经历了1912年由电子管技术成熟所引发的探寻无线电的热潮，目睹了1918至1920年的半导体材料及其光敏特性的提出，看到了1960年的人类历史上第一块硅集成电路的诞生，感受了1966年的世界上第一块采用标准CMOS工艺制作的超大规模集成电路功能的强大，此后的多半个世纪中，集成电路得到了迅速的发展。随着工艺技术的不断成熟，集成电路朝着运算速度越来越快、体积越来越小、功耗越来越低这三个方面发展。作为集成电路的基石，晶体管也必须在自身构造，制作材料等方面不断改进，使其自身的器件性能能有一个长足的进步[2]。
与此同时，当今世界普遍采用的MOS晶体管自1964年诞生以来，因其具有制作简单、温度特性好、设计灵活性高等优点而被广泛使用。随着半导体器件的特征尺寸的不断缩小，传统MOSFET中的短沟道效应、强电场效应、量子化效应以及器件工艺参数涨落等因素对器件的开态漏电流、亚阈值摆幅等性能的影响也变得越来越突出。随着微电子工艺的进步，器件特征尺寸越来越小，对功耗的要求也越来越高，但至今电路普遍采用的MOS晶体管由于其工作时自身产生电流的物理机制的限制，其亚阈值摆幅和最小开启电压分别被限制在60mV/dec和0.5V以上[3]。在MOSFET中，载流子从源极越过pn结势垒注入到沟道中。而隧穿场效应晶体管的工作原理是带间隧穿。pn结在反偏状态下，当n区导带中某些未被电子占据的空能态与p区价带中某些被电子占据的能态具有相同的能量，而且势垒区很窄时，电子会从p区价带隧穿到n区导带。隧道场效应晶体管利用电子在不同能级间的量子隧穿效应产生沟道电流，从而导致其亚阈值摆幅可以降到60mV/dec以下，达到可以更好地降低功耗的目的。由于特殊的输出电流产生机制，隧穿场效应晶体管的亚阈值摆幅降低到了60mV/dec以下，功耗也得到有效减少，但其也面临着工作时开态电流较小、双极型行为明显等问题。所以TFET结构设计的一个重要方向就是提高TFET的开态电流。在原有的平面型TFET结构的基础上，在器件沟道区插入重掺杂的pocketN 和P 层，以减少电子的隧穿距离，增大器件的输出电流[4-8]。PNIN结构与PNPN结构相类似，通过掺杂形成一个口袋状的N型掺杂区域，使器件内部的价带与导带在栅压的作用下靠拢的更紧密，从而优化了器件的性能。通过改变pocket层的掺杂浓度、不同宽度、位置，可以进一步考察pocket层对器件结构和器件特性的影响[9,10]。
一些作者提出了各种模型，使用低带隙材料，高k间隔物，多栅极结构，高k电介质材料和异质结构来改善开态电流的性能[16]。另一方面，研究人员还广泛研究了包括IV，III-V和2D材料（石墨烯，过渡金属二硫化物（TMD），黑磷等）的异质结的隧穿特性。材料特性和材料系统的不同组合为TFET设计提供了多种选择。并且已经取得了成就，证明TFET的亚阈值斜率陡峭为21 mV / dec[15]。为了进一步提高隧穿场效应晶体管的开态电流，降低其亚阈值摆幅，需要从器件结构上进行变革。近年，研究者们对其物理结构不断改善，出现了PNPN、PNIN、PPIN，流梳栅TFET、条形栅等结构，从栅极性质来区分，隧穿场效应晶体管又分为单栅型、双栅型和环栅型[11-14]。TFET作为可能替代传统晶体管的新型晶体管结构，国外公司已经开发出与CMOS工艺兼容的针对不同位置的三种TFET结构，并进一步以量产为目标。英特尔也将TFET作为10nm以后的技术候补。国内对TFET的研究还处在初步阶段，距离产业化还有很长的路要走。
参考文献：
[1]唐龙谷.半导体工艺和器件仿真软件Silvaco TCAD实用教程[M].北京：清华大学出版社.2014.
[2]彭龙.双栅场效应晶体管的模型研究[D].湘潭大学，2015.1-70.
[3]孟雨,王晶,王高峰.一种新型石墨烯条带隧穿场效应管[N].杭州电子科技大学学报,2018-03.
[4]张玉萍. 隧穿场效应晶体管的特性分析[J]. 通讯世界, 2017(3):242-242.
[5]孟庆之, 李尊朝, 关云鹤等. 考虑可移动电荷的双栅隧穿场效应晶体管电流模型[J]. 西安交通大学学报, 2016, 50(8):38-44.
以上是毕业论文文献综述，课题毕业论文、任务书、外文翻译、程序设计、图纸设计等资料可联系客服协助查找。
