- 文献综述（或调研报告）：
现代通讯技术飞速的发展对于频率合成技术提出了更高的要求，频率合成器性能优劣的主要体现，如高速、快速锁定、低相位噪声、低功耗、高频率精度等，愈加成为研究的重点。在传统的整数频率合成器中已经难以满足这些要求，为此，小数频率合成技术应运而生并得到了广泛的应用。
小数分频器的实现方法很多，但其基本原理一样:在若干个分频周期中采取某种方法使某几个周期少计一个或几个数，即吞脉冲原理，从而在整个计数周期的总体平均意义上获得一个小数分频比，目前常用的几种方法：用BCD比例乘法器4527加法级联能对基频进行10n/X倍分频，其中，n为4527的级联级数，X 为对4527的置数；积分分频器是比较常见的小数分频器，其基本原理是将小数分频比转换为整数比值，再采用计数器对输入时钟进行计数，根据计数值吞掉一些脉冲，从而得到所需的频率输出；累加器分频则是一种基于相位累加器基本原理的一种分频技术，将累加器最高位作为分频输出，根据送入累加器中不同的累加步长改变分频倍数。
自从1980年一项美国专利首次提出小数锁相环型频率合成器以来，小数分频技术成为了频率合成器设计的研究热点之一。在早期的小数分频頻率合成器中，采用累加器来控制分频器的分频比在N/N 1两种模式间切换，最终实现平均意义上的“小数分频”。然而送种方式的小数分频势必会给系统带来相位噪声和小数杂散的问题，为解决这一问题，人们提出了多种杂散抑制技术，包括DAC误差估计[1]、相位插值[2]、脉冲插补[3]、随机扰动[4]及Sigma;Delta;调制技术[5][6]等技术。这些技术的特点及其存在的问题有：DAC误差估计采用DAC补偿实现杂散抑制，缺点是模拟容易失配，带宽受限制；相位插值采用相位选择实现小数分频的技术，缺点是需要多相振荡器和相位插值器；脉冲插补利用脉冲插入实现倍频，缺点是模拟失配、精度受限；随机扰动技术将分频器的分频比随机化，缺点是引入1/f2噪声；Sigma;Delta;调制技术特点是对分频比调制，噪声整形，缺点是高频处量化噪声高。
由上述各种技术的特点可知，采用Sigma;Delta;调制技术的电路实现简单，对工艺不敏感，又有着良好的杂散抑制效果，因此采用Sigma;Delta;调制器的小数频率合成技术得到非常广泛的应用。目前关于小数分频技术的研究主要集中在优化Sigma;Delta;调制器结构、优化分频器电路结构、分析环路非线性的影响以及分析小数杂散抑制方法等方面。
（一）Sigma;Delta;调制器结构上的研究与改进
由于一阶的Sigma;Delta;调制器性能上的缺陷，在实际的应用中基本上采用高阶的Sigma;Delta;调制器结构，主要有以下几种类型：
（1）、环结构：T.A.D.Riley等人提出的单环架构具有较少的输出电平数[7]，但存在着稳定性以及输入动态范围小的问题。W.Rhee提出的三阶单环前馈Sigma;Delta;调制器结构[8]，虽然在0到1的输入范围都稳定，但大大增加了硬件实现的复杂度。此外,多环[9]及Chebyshev环[10]等结构，都需要仔细考虑稳定性的问题，设计较为复杂。
（2）、混合结构：T.Riley等人提出了一种可以产生多相位小数分频比的混合型Sigma;Delta;调制器结构[11]，减小了量化噪声并増加了输出分辨率，但要使输出序列具有足够的随机化来有效的抑制杂散，则Sigma;Delta;调制器的阶数至少为6阶，增加了功耗和硬件上的开销。
（3）、多级噪声整形（MASH）结构：MASH结构最先由B.Miller和R.J.Conley等人所提出[12]。它有良好的噪声整形效果和杂散抑制性能、较少的硬件开销、无条件稳定等诸多优点，但该结构的输出电平数较多，瞬时相位误差大，因此对环路各模块的线性度提出了较高的要求。
目前对于分频器结构上的研究和改进主要集中在提高工作速度、扩展工作频率范围以及低功耗实现等方面。频率合成器中Sigma;Delta;调制器的引入会导致高频处量化噪声的提高，可以通过减小环路带宽的方法来抑制，但是环路带宽的减小却会増加环路的锁定时间，而通过减小量化步长是一种从源头上降低量化噪声的有效方法[13]。
以上是毕业论文文献综述，课题毕业论文、任务书、外文翻译、程序设计、图纸设计等资料可联系客服协助查找。
